`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/08/01 17:10:43
// Design Name: 
// Module Name: shifter_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module shifter_tb();
    
  reg [15:0] loadb;
  reg [1:0] shift;
  wire [15:0] newloadb;

  shifter dut(loadb,shift,newloadb);

  initial begin
  loadb=16'b1111000011001111; shift=2'b00;
  #100
  loadb=16'b1111000011001111; shift=2'b01;
  #100
  loadb=16'b1111000011001111; shift=2'b10;
  #100
  loadb=16'b1111000011001111; shift=2'b11;
  #100
  loadb=16'b0110100001000100; shift=2'b11;
  #100;
  loadb=16'b1111111111111111; shift=2'b10;
  #100;
  loadb=16'b1111111111111111; shift=2'b01;
  #100;
  loadb=16'b1110100001000101; shift=2'b11;
  #100;
  end
endmodule
